## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

60-254762

(43)Date of publication of application: 16.12.1985

(51)Int.CI.

H01L 25/10

(21)Application number : 59-111264

(71)Applicant: FUJITSU LTD

(22) Date of filing:

31.05.1984


(72)Inventor: IKEHARA SHOHEI

## (54) PACKAGE FOR SEMICONDUCTOR ELEMENT

## (57) Abstract:

PURPOSE: To set address data for selecting semiconductor elements and to facilitate the increase and decrease in number of the semiconductor elements to be mounted, by providing contact pieces on the upper surfaces of packages, and mounting a plurality of the packages.

CONSTITUTION: Terminals 6 are provided at one side of a member 9 made of a ceramic material and the like. Contact pieces 7 are provided on the other side. Tip parts 6A are formed so that they can be inserted and pulled out. The terminals 6 and the contact pieces 7 are connected to semiconductor elements to be mounted through pattern wirings 8A, 8B and 8C. The increase and decrease in memory capacity are carried out by changing the number of mounting stages of packages 5. For the packages 5-1W5-4, inverters I are formed between the terminals 6-1 and the contact pieces 7-1, and exclusive



OR gates G are formed between the terminals 6-2 and the contact pieces 7-2. Therefore, address data can be set based on the mounting sequence of the packages.

### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application

converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP)

⑪特許出願公開

## ⑩ 公 開 特 許 公 報 (A) 昭60-254762

@Int.Cl.4

鯝 人

の出

識別記号

富士通株式会社

庁内整理番号

每公開 昭和60年(1985)12月16日

H 01 L 25/10

7638-5F

審査請求 未請求 発明の数 1 (全4頁)

❷発明の名称 半導体素子のパッケージ

②特 願 昭59-111264

**22出 願 昭59(1984)5月31日** 

**砂発明者 池原 昌平** 

川崎市中原区上小田中1015番地 富士通株式会社内

川崎市中原区上小田中1015番地

砂代 理 人 弁理士 松岡 宏四郎

明 紐 4

1. 発明の名称

半導体素子のパッケージ

2 特許語求の範囲

半導体素子を有するパッケージであって、一面 にアドレス設定信号を入力するための第1端子、 該一面とは逆の面の該第1端子に対応する位置に 第2端子、該第1端子より入力された該アドレス 設定信号を変更して該第2端子より出力するアドレス レス変更手段を有することを特徴とする半導体素 子のパッケージ。

- 3. 発明の詳細な説明
- (a) 発明の技術分野

本発明はブリンリ 基板に半導体業子を有する同一移類の複数のパッケージが移動されて実装された半導体素子の実装方法に係り、制に、所定のパッケージが選択できる回路が形成されるようにした半導体素子のパッケージに関する。

(b) 従来技術と問題点

複数のメモリ素子などの半導体素子がプリント

基板に奏装される場合は第1図に示すように構成されている。第1図は従来の半導体案子のパッケージの概要を示す(a)図は斜視図、(b)図は説明図である。
(a)図に示すように半導体案子2-1~2-nはリード端子が設けられたパッケージに封止され、パターン配験を有するブリント板基板1の実装面1Aにパッケージを配設するととで実装されている。とのパッケージのそれぞれのリード端子はブリント板基板1の所定のランドに半田付され、パターン配線に接続されるように構成されている。とのような半導体案子2-1~2-nは例えば装置の構成上メモリ容量が増減する場合があり、

装置の構成上メモリ容量が増減する場合があり、 半導体素子2-1~2-nの実装数を変える必要 がある。したがって、半導体素子2-1~2-n の実装数が減少した場合は当然フリント板基板1 の大きさは小さくでき、例えばも、の長さの大きさ は点線のようにも、の長さの小別にすることができ る。しかし、一般的にブリント板基板1の大きさ は所定の大きさによって形成されているため、大きさの異なった種種のブリント板基板1を製作す ととはコストアップとなる。

そとで、所定の大きさのブリント板差板1には 必要な半導体素子2-1~2-nを配設し、メモ リ容量の削減によって不要となった半導体素は除 去し、半導体素子の未実装箇所が有するように形 成されている。したがって、実装効率が悪い欠点 を有していた。

また、とのよりな構成では半導体素子2-1~ 2-nは所定の半導体素子を選択してアクセスで きるよう(b)図に示す回路が形成されている。

半導体素子2-1~2-nのそれぞれにはアドレス設定部4-1~4-nとゲートG1~Gnとが設けられ、アドレス設定部4-1~4-nに所定のアドレスを設定することにより、記憶部3-1~3-nのアクセスは所定のアドレス情報をそれぞれのゲートG1~Gnに送出し所定の記憶部が選択されて行なわれるように形成されている。したがって、それぞれのアドレス設定部4-1~4-nの一つ一つに対して所定のアドレスを設定しなければならない問題を有していた。

#### (c)図は説明図、第3図は構成図である。

ブリント板基板1の実装面1Aにはパッケージ5-1の増子6が半田付されることでパッケージ5-1が固着され、とのパッケージ5-1には更にパッケージ5-2はパッケージ5-3が、それぞれの増子6が挿入されることで複数するように実装されるようにしたもの

このような税数は(b)図に示すようにパッケージ 5を形成することで行なえる。セラミック材などによって形成された部材 9 の一方には端子 6 を設け、他方には接触片 7を設け、接触片 7 の挿入孔 7 Aは端子 6 の先端部 6 A が挿脱できるように形成され、それぞれの端子 6 かよび接触片 7 にはパターン配線 8 A、8 B、8 Cを介して内設された半海体案子に接続されるように形成されている。

したがって、メモリ容費の増減によって半導体 第子の実装数を変える場合は務敬されたパッケージ5の積載段数を変えるととで行なえ、増無は容 易に行なえる。尚、パッケージ5-1、5-2,

#### (c) 発明の目的・

本発明の目的はパッケージの上面には接触子を 設け、複数のパッケージが複数して実装できるよ うにしこの複数によって半導体素子の選択すべき アドレス情報の設定が行なばれ、かつ、半導体素 子の実装の増減が容易に行なえるようにしたもの で、前述の問題点を除去したものを提供するもの である。

#### (d) 発明の構成

本発明の目的は、かかる半導体素子の実装方法
において、一面にアドレス設定信号を入力するための第1端子、該一面とは逆の面の該第1端子に
対応する位置に第2端子、該第1端子より入力された該アドレス設定信号を変更して該第2端子より出力するアドレス変更手段を有することを特徴とする半導体素子のペッケージにより達成される。

#### (e) 発明の実施例

以下本発明を第2図かよび第3図を参考に詳細 に説明する。第2図は本発明による半導体素子の パッケージの一実施例を示す、第2図の(a), (b),

# 5-3, 5-4の微観には冷却を考慮して間瞭 S を設けると良い。また、(c)図に示す所定のパッケージを選択する智地認識回路を形成することもで きる。

それぞれのパッケージ5-1~5-4には選子6-1と接触片7-1との間にインパータ I を、端子6-2と接触片7-2との間に排他オアゲートGを形成すると、積載されることにより、パッケージ5-1と5-2、5-2と5-3、5-3と5-4とはそれぞれの端子6-1が接触片7-1に、端子6-2が接触片7-2に接続される。

そとで、パッケージ5-1の端子6-1と端子6-2とを"0"にすると、パッケージ5-2の端子6-1と6-2は"1"と"0"、パッケージ5-3の端子6-1と6-2は"1"と"1"、パッケージ5-4の端子6-1と6-2は"1"と"1"が出力される。したがってパッケージの秘閣原序によってアドレス情報の設定が行なわれる。

また、例えば、第3図に示す回路構成が可能である。互いの増子片6と接触子7とが接続されて

積載されたパッケージ5-1, 5-2, 5-3, 5-4のそれぞれにはゲートG1~G4とインパーダIとが設けられている。ゲートG1とインパータIでは前述のようにアドレス情報の設定が行なわれる。

例えば、アドレス情報S1, S2を"0" に設定 し、アドレス運択信号S3とS4とが"0"の時は パッケージ 5 - 1 の排他ノアゲート G 2 と G 3 の出 力は"1"となり、又、選択指示信号S5が"1"に なるので、アンドゲート G4 はオープン なるoしか し、パッケージ5ー2では排他ノアゲートG2の 出力が"0"、排他ノアゲートG3の出力が"1"と なり、パッケージ5ー3では排他ノアゲートG2 の出力が"1"、排他ノアゲートG3の出力が"0" となり、パッケージ 5 ー 4 では排他ノアゲー HG2 とG3との出力が"0"となり、いづれのアンドグ ートG4もクローズとなる。したがって、チップ セレクト信号 S5 はパッケージ 5-1の 記憶案子M をアクセスするが、パッケージ5-2, 5-3, 5-4の配像索子Mはアクセスされない。又、ア ドレス情報 S1, S2 を "0" に設定しパッケージ 5 - 2 を選択する場合は S3 を "1", S4 を "0",パッケージ 5-3 を選択する場合は S3 "0", S4 を "1"、パッケジ 5-4 を選択する場合は S3を"1", S4 を "1" にすればよい。

とのよりに構成すると、アドレス選択信号S3とS4の所定のアドレス情報によって、ノアゲートG2、G3出力を受けるゲートG4を介して所定のパッケージが選択され、所定の記憶素子Mをアクセスするととができる。

#### (f) 発明の効果

以上説明したように本発明はパッケージ 5 は様 載されて実装されるようにし、パッケジ 5 は私献 されることで、パッケージ 5 に形成されたゲート 回路によって所定のアドレスが設定されるように したものである。

これにより、パッケージ5の実装は摂載されて 行なわれているため、パッケージ5の看脱による 半導体案子の実装数の増減が容易となり、かつ、 実装効率の向上を図ることができ、更に、 従来 のよりなアドレス設定部および設定部のアドレス

**設定は不安となり、実用効果は大である。** 

#### 4. 協面の簡単な説明

第1図は従来の半導体累子のバッケージを示す (a)図は斜視図、(b)図は説明図、第2図の(a)(b)(c)図 は本発明による半導体累子のバッケージの一実施 例を示す説明図、第3図は回路構成図を示す。

凶中において、

1はブリント板基板、2-1~2-nは半導体 ボ子、3-1~3-nは記憶部、4-1~4-n はアドレス設定部、5-1,5-2,5-3,5 -4はバッケージ、6-1,6-2,6は端子、 7-1,7-2,7は接触片を示す。

代理人 弁理士 松 岡 宏四郎



